SYNPLIFY 9.6.2破解版是针对复杂可编程逻辑（jí）设计的（de）功能强大的 FPGA 综合（hé）工具（jù） Synplify Pro 是 Synplicity 公司的FPGA 综合软件。在2001年，DataQquest 的数据统计中（zhōng），Synplify Pro 占 FPGA 综合（hé）市（shì）场第（dì）一名。Synplify Pro的客户遍布于通（tōng）讯、半导体、航空/航（háng）天、计算机和军用电子等诸多应用领域，如（rú）Philips、Agilent、Cicso、Lockheed Martin、GE、Siemens、Lucent、 Nortel 和 Ericsson等共两千六百（bǎi）多家用户。
Synplify Premier是功能超强的FPGA综合环境。Synplify Premier不仅集成了Synplify Pro所有的优（yōu）化选项，包括（kuò）BEST算（suàn）法、Resource Sharing，Retiming和（hé）Cross-Probing等（děng）等。更集成了专利的Graph-Based Physical Synthesis综合技术，并提供Floor Plan选项，是（shì）业界领先（xiān）的（de）FPGA物理综合解决方案（àn），能把高端FPGA性能发挥到最好；从而可以（yǐ）轻松应（yīng）对复杂的（de）高端FPGA设（shè）计和单芯（xīn）片（piàn）ASIC 原型（xíng）验证。这些（xiē）特（tè）有的功（gōng）能包括：全面（miàn）兼（jiān）容ASIC代（dài）码；支（zhī）持（chí）Gated Clock的转换；支（zhī）持Design Ware的转换。同时，因为整合（hé）了在线调试工（gōng）具Identify，极（jí）大的方便了用户行软硬（yìng）件（jiàn）协（xié）同仿真，确保设计一次成功，从而大大缩（suō）短了整个（gè）软硬件开发和（hé）调（diào）试的周期。Identify是唯（wéi）一的RTL级（jí）调试工具，能够在FPGA运（yùn）行时对（duì）其进行实时调试，加快整（zhěng）个FPGA验证的速度（dù）。Identify软件有Instrumentor和Debugger两部分。在（zài）调试前，通过（guò）Instrumentor设定需要观测的信号和断点信息，然后进行综合，布局布线（xiàn）。最后，通过Debugger进行在线调试（shì）。Synplify Premier HDL Analyst提供优（yōu）秀的代码（mǎ）优化和图形化分析调试界面；Certify 确（què）保客户在使用多片FPGA进行（háng）ASIC/SoC验证时快（kuài）速（sù）而高效地（dì）完成（chéng）工作；现在Synopsys 又推（tuī）出了基于DSP算法的代码产生和综合工（gōng）具Synplify DSP，架起了算法验证和RTL代码实现（xiàn）之间的桥梁；HAPS是（shì）高性能（néng）的（de）ASIC原型（xíng）验证系统（tǒng），大（dà）大减少了一（yī）次流片成（chéng）功的（de）风（fēng）险及节省了产品推向市场时间。
Dataquest的EDA市场统计数（shù）据显示，Synplicity的FPGA综合（hé）工具已经（jīng）连续5年（nián）在综合软（ruǎn）件（jiàn）市场中排名第一。根据（jù）最新市（shì）场占有（yǒu）率数据显示，Synplicity在2004年的全球FPGA市场占有率以绝对领（lǐng）先的67％，遥遥（yáo）领先第二位的26％。在高端FPGA市场（chǎng），Synplicity的（de）优（yōu）势更为（wéi）明显，保持着绝对市（shì）场（chǎng）占有率。同时，使用Synplicity的综合工具，比传统的综（zōng）合工具（jù）快5~10倍，所（suǒ）有产品都（dōu）支持（chí）业（yè）界标准设计（jì）语言（VHDL和Verilog）并且能够应（yīng）用于最多的通用操（cāo）作系统之上。其客户也遍布（bù）于（yú）通（tōng）讯、半导体（tǐ）、航空/航天、计算（suàn）机和军事电（diàn）子（zǐ）等诸（zhū）多领域，如：Philips，gilent，Cisco，Lockheed，GE，Siemens，Lucent，Ericsson，Huawei，ZTE，UTStarcom等全球几（jǐ）千家用户。
Synplify Pro是高性能的（de）FPGA综合（hé）工具，为复（fù）杂可编程逻辑设计（jì）提供了优秀的HDL综合解决方案，它包含了BEST算（suàn）法对设计进行（háng）整体（tǐ）优化；自动对关（guān）键路径做Retiming，可以提高性能高达25%；支持VHDL和Verilog的混合设计输入，并支持网（wǎng）表（biǎo）*.edn文（wén）件的输入；增强了（le）对System Verilog的（de）支（zhī）持；Pipeline功能（néng）提高了乘法器和ROM的性能；有限状（zhuàng）态（tài）机优化器可以自动（dòng）找到最优的编码（mǎ）方法；在timing报（bào）告和（hé）RTL视图及RTL源代码之间（jiān）进行（háng）交互索引；自动识别RAM，避（bì）免了繁（fán）复的RAM例化。
一（yī）、按照（zhào）Synplify Pro，记（jì）得选Floating (License is on a license server)，其他没什么好说的；二（èr）、执行Synplify Pro，记下Floating Host ID；
三、破（pò）解（jiě）开始（shǐ）啦！复制ibfs32.dll到X:\Program Files\Synplicity\fpga_962\bin\mbin
四、将synplctyd.lic中（zhōng）MAC_ADDR替（tì）换为（wéi）刚才的Floating Host ID；
五、打开X:\Program Files\Synplicity\fpga_962\license.txt，将（jiāng）synplctyd.lic中内容复制到license.txt；
六、右键点击我的电脑，选择属性高级环境变量，添加环境变量，变量（liàng）名为SYNPLCTYD_LICENSE_FILE，变量值（zhí）为X:\Program Files\Synplicity\fpga_962\license.txt，即刚（gāng）才的（de）license.tx>
t的地址； 接下来重启程序（xù），就该大功（gōng）告成了（le）！
